Design für Testbarkeit, Fehlersuche und Zuverlässigkeit

Das Buch präsentiert innovative Ansätze zur Entwicklung der nächsten Generation integrierter Schaltungen für sicherheitskritische Anwendungen. Es behandelt zentrale Herausforderungen im Design für Testbarkeit, Fehlersuche und Zuverlässigkeit und kombiniert formale Techniken wie das Satisfiability (SAT)-Problem und Bounded Model Checking (BMC). Detaillierte Diskussionen und umfassende Evaluierungen anhand industrie-relevanter Benchmarks verdeutlichen die Wirksamkeit der Methoden. Zudem wird ein integriertes Framework vorgestellt, das standardisierte Software/Hardware-Schnittstellen implementiert.