Eine numerische Methode zur systematischen Analyse und Bewertung von PLD-Architekturen unter Nutzung der spezifischen Eigenschaften mit dem Ergebnis der Optimierung einer FPGA-Logikblockzelle