Design automation for massively parallel processor arrays

Die effiziente Realisierung massiv-paralleler Rechenfelder (auch VLSI-Prozessoren genannt) scheiterte bisher an der geringen Flexibilität und den fehlenden Entwurfsverfahren für diese Klasse von Parallelrechnern. Die seit einigen Jahren verfügbaren rekonfigurierbaren Logikkomponenten (FPGA) bieten jedoch eine ideale Zieltechnologie zur Realisierung solcher VLSI-Felder, da sie eine inhärent regelmäßige Struktur vorgeben und durch ihre Rekonfigurierbarkeit eine hohe Flexibilität ermöglichen. Dieses Buch stellt die wissenschaftliche Grundlage für ein automatisiertes Verfahren vor, mit dem durch eine Reihe von Transformationen aus einem C-Schleifenprogramm eine hocheffiziente FPGA-Implementierung eines VLSI-Feldes synthetisiert werden kann. Dabei werden zunächst die aus der Theorie bekannten algorithmischen Schleifentransformationen (z. B. Lokalisierung, Homogenisierung und Raumzeitabbildung) betrachtet, und anschließend die eigentliche Hardwaretransformation vorgestellt, die den Algorithmus in eine reguläre Schaltungsstruktur überführt. Schließlich wird auf die physikalischen Besonderheiten der FPGA-Technologie eingegangen, insbesondere die regelmäßige Platzierung und Verdrahtung sowie die Timing-Optimierung, die für eine effiziente Umsetzung des Algorithmus von hoher Bedeutung sind.